등록특허 10-0613317 비트라인, 워드라인, 프리챠지, 감지 증폭기, 팬 노드 본 발명은 집적 회로 메모리에 관한 것으로, 특히 저장된 내용이 비트라인에 존재하는 작은 전압 신호로부터 감지되는 DRAM(dynamic random access memory)에 관한 것이다. 일반적으로 기존의 DRAM은 SRAM(static random access memory) 또는 ROM(read only memory) 보다 액세스하기에 더 느리다. 종래에, DRAM은 상대적으로 저렴한 가격과 적은 전력 손실로, 자기 또는 광 디스크 매체보다 더 빠르게 액세 스하기 위하여 대용량의 데이터를 저장하는 독립된 집적 회로 칩(standalone independent integrated circuit chips)으로 서 제조되어 왔다. 이에 비해, SRAM 및 ROM은 일반적으로 DRAM 보다 더 빠른 액세스를 제공하지만 흔히 가격 및 전력 손실이 더 높은데, 이는 이들 메모리 종류가, 저장된 데이터 비트 당 더 많은 소자 수를 요구하고 비용 및 밀도를 증가시키 기 때문이다. 최근에, DRAM을 하나의 집적 회로, 예컨대 "시스템-온-칩(system on a chip)"의 여러 요소 중의 하나로서, 사용하는 것 에 대한 관심이 증가하고 있는데, "시스템 온 칩"은 로직 또는 선형 회로 또는 다른 종류의 회로를 포함할 수도 있다. 그러 한 DRAM 소자는 내장형(embedded) DRAM 또는 "EDRAM"이라고 불린다. 내장형 DRAM을 사용하는 목적은 빠른 액세 스 시간을 갖지만 SRAM에 비하여 비용 및 전력 손실이 더 적고, 쉽게 재 기입이 가능한 잠재적으로 대용량의 저장 능력을 얻는 것을 포함한다. 기존의 DRAM의 문제점은, 메모리 셀의 데이터를 판독하거나 리프레시(refresh)하는 것보다 메모리 셀에 새로운 데이터를 기입하는 것이 더 오래 걸린다는 것이다. 이러한 문제점은 도 1 및 도 2를 참조하면 이해된다. 특히, 도 1은 종래 기술의 DRAM 메모리 셀이 판독되고 있을 때 활성화된 신호를 도시한다. 판독 동작(read operation)은 워드 라인 전압(wordline voltage)(10)이 영 입력 값(quiescent value)(이 경우에는, 약 -0.4volts)으로부터, 메모리 셀의 액세 스 트랜지스터를 도전(conduct)하게 하는 활성 값으로 상승함으로써 시작된다. 그 후 메모리 셀의 커패시터에 의하여 저장 된 전하(charge)는 비트라인(bitline) 상의 트랜지스터를 통하여 감지 증폭기(sense amplifier)로 흐르기 시작한다. 감지 증폭기에서, 비트라인 BT 상의 전압(12)과 판독 중인 메모리 셀에 연결되지 않은 기준 비트라인(reference bitline) BC 상 의 전압(14) 사이에 작은 전압 차이 신호(11)가 발생한다. 감지 증폭기는 메모리 셀에 데이터를 저장하거나 메모리 셀로부 터 데이터를 전송하기 위하여 작은 스윙(swing), 예를 들어 비트라인 BT와 기준 비트라인 BC간의 "아날로그" 신호를 최대 스윙 로직 레벨 신호(full swing logic level signal)로 변환하는 기능을 한다. 작은 전압 신호(11)가 나타난 후에, 감지 증 폭기는 신호 SETP(16)를 통하여 설정, 즉 트리거(trigger)되어 작은 전압 신호(11)를 최대 스윙 로직 레벨로 증폭한다. 이 로 인하여 비트라인 전압(12) 및 기준 비트라인 전압(14)은 초기의 작은 전압 차이로부터 각각 소정의 하이(high) 로직 레 벨 및 소정의 로우(low) 로직 레벨, 이 경우에는 약 1.2V 및 0.0V로 각각 분리된다. 메모리 셀에 저장된 전압은 곡선(18) 에 의하여 도 1에 도시되어 있다. 이에 비해, 종래의 DRAM의 일부 기입 동작(write operation)은 판독 동작보다 수행하는데 더 오래 걸린다. 도 2를 참조하 면, 현재 로우 로직 레벨, 즉 "0"을 저장하고 있는 메모리 셀에 하이 로직 레벨, 즉 "1"을 기입하는 동작은 "Read_0_ Modify_Write_1"이라고 알려져 있다. 이 기입 동작은 "0"을 포함하고 있는 메모리 셀을 판독하고 그 후 메모리 셀이 반대 값 "1"을 저장하도록 함으로써 시작한다. 초기의 판독 단계는 인접 비트라인 상의 메모리 셀에 저장된 내용이 손상되는 것 을 막기 위하여 필요하다. 하나의 메모리 셀이 "0" 상태로부터 "1"로 재기입(rewritten)되고 있는 동안, 동일한 워드라인에 의하여 액세스되는 다른 비트라인 상의 메모리 셀은 판독되고 이미 저장하고 있는 동일한 데이터로 "재 기입(written back)"된다. 도 2에 도시된 바와 같이, read_modify_write 동작은 판독 동작과 동일하게, 워드라인 전압(10)이 영 입력 값으로부터 활 성 값으로 상승함으로써 시작한다. 그 후 메모리 셀의 커패시터에 의하여 저장된 전하는 비트라인 상의 트랜지스터를 통하 여 감지 증폭기로 흐르기 시작하는데, 작은 전압 차이 신호(21)가 비트라인 BT 상의 전압(22)과 기입되고 있는 메모리 셀 에 연결되지 않은 기준 비트라인 BC 상의 전압(20)간에 발생한다. 작은 전압 신호(21)가 나타난 후에, 신호 SETP(16)는 감지 증폭기를 설정하는데, 이로 인하여 작은 전압 신호(21)가 메모리 셀에 저장된 원래의 "0" 값 데이터를 반영하는 기준 비트라인 BC 및 비트라인 BT 상의 소정의 하이 및 로우 로직 레벨로 각각 증폭된다. - 2 - 배경기술 기술분야 명세서 색인어