등록특허 10-0613317 도 2에 도시된 종래 기술의 DRAM 동작에서, 비트라인 BT 및 기준 비트라인 BC 상의 전압(22, 20)은 감지 증폭기가 설정 된 후에만 새로운 레벨로 강제된다. 감지 증폭기가 설정된 후에, 전압(20, 22)은 각각 하이 및 로우 로직 레벨로 거의 완전 하게 나아간다. 그 후, 비트라인 및 기준 비트라인 전압은 기입 동작에 의하여 요구되는 바와 같이 반대 레벨에 도달하기 위하여 경로를 역으로 한다. 기입을 하기 전에 초기 판독을 수행하는데 요구되는 시간으로 인하여 판독 동작의 경우보다 메모리 셀의 전압(24)을 상승시키는데 더 오래 걸린다. 도 1에 도시된 판독 동작과 비교하여, read_modify_write 동작에 서, 메모리 셀 전압은 최종 값의 90%까지 상승하기 위하여 판독 동작에서 보다 약 30% 더 걸리는데, 이는 도 1의 간격 t0 - t1을 도 2의 t0' - t1'과 비교해 보면 명백하다. 지금까지, read_modify_write 동작을 수행하는데 더 오랜 시간이 걸리는 것은 용인될 수 있다고 간주되어 왔다. 이는 비 트라인 신호 레벨을 너무 빨리 새로운 값으로 강제하는 것은 기입되고 있는 비트라인과 인접 비트라인간의 라인 노이즈 커 플링(line noise coupling)으로 인하여 다른 메모리 셀의 데이터를 잠재적으로 손상시킬 수 있기 때문이다. 지금까지, 인접 비트라인에 의하여 액세스되는 메모리 셀의 데이터를 손상시키는 위험 없이 메모리 셀에 새로운 값을 빨리 기입하는 방법 은 없었다. 따라서, 본 발명의 목적 중에서, 서로 선택적으로 또는 다른 목적과 함께 동작할 수 있는 각각의 목적은 아래와 같다. 본 발명의 목적은 판독 동작만큼 작은 시간내에 메모리 셀에 기입 동작을 수행하는 것이다. 본 발명의 다른 목적은 인접 비트라인에 의하여 액세스되는 메모리 셀의 데이터를 손상시키는 위험 없이 메모리 셀에 기입 동작을 고속으로 수행하는 것이다. 본 발명의 또 다른 목적은 프리챠지(precharge)가 주 감지 증폭기에 연결된 비트스위치(bitswitch)를 통하여 도전 경로 (conduction path)에서 수행되는 시스템을 제공하는 것이다. 본 발명의 또 다른 목적은 트루 비트라인(true bitline) 및 기준 비트라인(reference bitline) 중 하나만을 고정된 전위 (potential)로 유지하고, 메모리 셀에 데이터를 저장하기 위하여 트루 및 기준 비트라인간의 작은 전압 차이를 소정의 하이 및 로우 로직 레벨로 증폭하도록 감지 증폭기를 설정함으로써 기입 동작을 수행하는 것이다. 따라서, 본 발명의 태양에 따르면, 트루 및 기준 비트라인간의 작은 전압 차이를 소정의 하이 전압 및 소정의 로우 전압으 로 증폭하도록 된 감지 증폭기가 설정되면, 트루 비트라인 및 기준 비트라인 중 하나만을 고정된 전위로 유지하는 비트스 위치에 의하여 메모리 셀에 데이터를 기입하도록 된, 메모리를 포함하는 집적 회로가 제공된다. 이어서 트루 비트라인은 소정의 하이 전압 및 소정의 로우 전압 중 하나를 가지고, 그 전압은 데이터를 기입하기 위하여 메모시 셀로 전송된다. 본 발명의 더 바람직한 태양에 있어서, 기입되고 있는 메모리 셀 및 다른 메모리 셀은 워드라인에 의하여 액세스된다. 현재 기입되고 있지 않은 다른 메모리 셀 상의 비트스위치는, 그 메모리 셀들에 연결된 트루 및 기준 비트라인에 연결된 감지 증 폭기가 설정되면, 이들 비트라인을 고립시킴으로써, 기입되고 있지 않은 메모리 셀의 저장된 내용이 선택 메모리 셀의 기 입 시에 리프레시 되도록 한다. 도 1 및 도 2는 각각 종래 기술의 판독 및 read_modify_write 동작을 도시하는 타이밍 도. 도 3 및 도 4는 본 발명의 바람직한 실시예의 회로를 도시하는 도면. 도 5는 본 발명의 바람직한 실시예의 기입 및 판독 동작을 도시하는 타이밍 도. 본 발명은, 감지 증폭기가 설정될 때, 트루 비트라인 및 기준 비트라인 중 하나만을, 즉 상보성 비트라인(complementary bitline)을 고정된 전위, 예를 들어 그라운드(ground)로 유지함으로써 메모리 셀에 데이터를 기입하는 시스템 및 방법을 제 공한다. 즉, 본 방법의 순차적인 단계에서, 트루 비트라인 및 기준 비트라인은 고정된 전위로 프리챠지된다. 그 후, 기입하 발명의 상세한 설명 도면의 간단한 설명 실시예 - 3 -