Reads and writes may thus be performed independent of the currently active state of the DRAM array, with the equivalent of four full DRAM rows being "open" for access at a time.
Читања и писања могу тако да се обављају независно од тренутно активног стања DRAM низа, са еквивалентим 4 пуним DRAM редовима који су „отворени“ за приступ на време.