Historically, CMOS designs operated at supply voltages much larger than their threshold voltages (Vdd might have been 5 V, and Vth for both NMOS and PMOS might have been 700 mV).
Историјски, CMOS дизајн ради при мрежном напону много већем од његовог напонског прага (Vdd може да буде 5 V, а Vth за NMOS и PMOS може да буде 700 mV).