Synthesis is a process where a VHDL is compiled and mapped into an implementation technology such as an FPGA or an ASIC.
Sinteza je proces u kojem se VHDL kompajlira i mapira u tehnologiju implementacije kao što je FPGA ili ASIC.