The DRAM controller must ensure that the data bus is never required for a read and a write at the same time.
DRAM контролер мора да обезбеди да магистрални подаци никада не захтевају истовремено читање и писање.