Initially, Verilog and VHDL were used to document and simulate circuit designs already captured and described in another form (such as schematic files).
Inicijalno, Verilog i VHDL su korišćeni da dokumentuju i simuliraju dizajn kola koji su već bili sačuvani i opisani u drugačijoj formi (kao što su šematski fajlovi).