The latest iteration of Verilog, formally known as IEEE 1800-2005 SystemVerilog, introduces many new features (classes, random variables, and properties/assertions) to address the growing need for better test bench randomization, design hierarchy, and reuse.
Poslednja verzija Veriloga, formalno poznata kao IEEE 1800-2005 SystemVerilog, uvela je dosta novih karakteristika (klase, slučajne veličine, i svojstva) da ukaže na sve veću potrebu za boljim test bench-om, hijerarhijom dizajna i ponovnom upotrebljivošču.