In theory, more channels can be built (a channel for every DRAM cell would be the ideal solution), but due to wire count, line capacitance, and the need for parallel access lines to have identical lengths, more channels are very difficult to add.
У теорији, више канала моше бити направљено (по један за сваку меморијску ћелију у идеалном случају), али због броја жица, капацитивности линија, и потребе да паралелне приступне линије имају идентичне дужине, више канала је јако тешко додати.