Such architectures therefore required a great deal of work on the part of the processor designer in cases where a simpler, but (typically) slower, solution based on decode tables and/or microcode sequencing is not appropriate.
Тому такі архітектури потребують багато роботи з боку дизайнера процесора в тих випадках, коли простіше, але (як правило) повільніше, рішення, на основі декодування таблиць і / або послідовності мікрокода, не підходить.