Instruction memory and data memory are independent and connect to the core via dedicated memory buses, designed for higher sustained data rates between the core and L1 memory.
Память команд и память данных независимы и подключаются к ядру через выделенные шины памяти, предназначенные для более высоких скоростей передачи данных между ядром и памятью L1.