제17회 「대한민국 반도체 설계대전」시상
제17회 「대한민국 반도체 설계대전」시상 - 한국전자통신연구원 프로세서연구팀 대통령상 영예 안아 -
□ 금상(국무총리상) 수상작은 EPC 설계팀의 ***(고려대학교), ***(고려대학교), ***(미시건대학교) 씨가 개발한 ‘An Oscillator Collapse-Based Comparator with Application in a 74.1dB SNDR, 20KS/s 15b SAR ADC’ 작품으로 선정되었다. 이 작품은 창의적인 아이디어로 매우 작은 크기의 고성능 비교기*를 구현하여 에너지효율을 극대화한 작품으로서, 구현기술의 난이도가 높고 여러 응용분야에 활용될 수 있다는 평을 받았다.
* 비교기(Comparator) : 입력되는 두 신호 사이의 상대 관계를 검출하는 회로로, 특히 축차 비교형 아날로그-디지털 신호 변환기 (SAR ADC)에서 비교기성능에 따라 회로 전체 성능이 좌우됨.
ㅇ 그 밖에 은상(산업통상자원부장관상)은 서강대학교 신호처리스시템 연구실팀과 한국과학기술원 NAIS LAB팀에 수여되고, 동상(특허 청장상)에는 포항공과대학교 POS_AICS팀, 세종대학교 MMPLST팀, 서강대학교 혼성신호회로설계 연구실팀, 특별상에는 충남대학교 집적회로설계 연구실팀과 ㈜RAONTECH(강원대학교) ICSL팀이 수상의 기쁨을 누리게 되었다.
제17회 대한민국 반도체 설계대전에서 서강대학교 신호처리시스템 연구실팀이 은상을 받았니