반도체 초미세 패턴 제작기술 개발
반도체 용량의 획기적인 증가 가능한 초미세회로 패턴 제작기술 개발- 10nm이하 차세대 반도체용 초미세 나노패턴 제작 핵심 기술 개발 -
□ 기존 반도체 미세회로 패턴 제작기술은 감광재료와 레이저광을 이용하는 광리소그래피(Optical Lithography) 공정을 사용하는 것이다. 그러나 20nm이하의 미세회로 패턴 제작은 기술적 한계로 인해 구현하기에 많은 문제점이 있다.
o 이에 따라 최근 다양한 나노패턴 제작기술이 개발되고 있으며 그 중 분자자기조립(Molecular Self-assembly) 현상을 이용하여 나노구조를 형성하는 기술이 새로운 미세회로 패턴 기술로 예견되고 있으나, 10nm이하의 패턴으로 제조 시에 종횡비가 매우 낮아 실제 반도체 미세회로 패턴 형성을 위한 마스크 (반도체에 전자회로를 일정하게 그려넣기 위한 틀)로 적용하기 힘든 점 등이 기술적 문제로 남아 있었다.
o 연구팀은 이러한 문제점을 해결하기 위하여, 복잡한 3차원 구조에서도 뛰어난 두께 균일도와 정밀한 두께 조절이 가능하고, 박막증착온도가 낮고, 대면적 박막 증착이 가능한 원자층증착법을 활용하였다. 
o 블록공중합체의 자기조립현상을 이용하여 10nm 크기로 정렬된 패턴을 대면적으로 형성한 후, 이종소재간의 인터페이스 특성 제어를 통해 5nm 두께의 매우 얇고 평탄한 산화알루미늄(Al2O3)층을 원자층증착법으로 형성하였다. 그 후, 선택적 제거를 통해 최종적으로 5nm의 산화알루미늄 초미세 패턴을 형성하였다. 형성된 산화알루미늄 초미세 패턴을 마스크로 활용하여 하부 기판에 패턴 전사가 성공적으로 이루어짐을 확인하였다.
블록공중합체의 자기조립현상을 이용해서 10nm 크기로 정렬된 패턴을 대면적으로 형성했어