미래 반도체 기술개발, 대·중소 손잡고 본격 확산!
미래 반도체 기술개발, 대·중소 손잡고 본격 확산!<br>MOU 전문<br>반도체 연구개발 생태계 조성을 위한 미래 반도체 소자개발 2단계 투자 협력 양해각서<br>□ 수행 과제 및 기관 : 12개 과제 19개 기관 수행<br> ㅇ 대학(13개), 연구소(6개, ETRI, KETI, 나노소자기술원, SEMATECH* 등)<br> ㅇ 수행기간 및 예산 : 2013.6. ∼ 2018.5. (60개월), 총 250억 원(50억원/년) <table><tbody><tr><td>과제명</td><td>주관기관</td><td>참여기관</td><td>연구비<br>(억원/年) </td></tr><tr><td>III-V Channel을 이용한 CMOS extension 기술개발</td><td>연세대</td><td>성균관대, 전북대 서울대, 한국나노기술원, 텍사스주립대, 세마텍 </td><td>8</td></tr><tr><td>0.7V 이하 저전압 구동을 위한 Post-CMOS 미래반도체소자 원천기술개발 </td><td>서강대</td><td>서울대, 광주과학원, 한양대 </td><td>6</td></tr><tr><td>스핀-궤도 결합을 이용한 반금속 p-MRAM 기술</td><td>연세대</td><td>인하대, 포항공대, 한국기초과학연 </td><td>4</td></tr><tr><td>차세대 메모리용 RRAM 기술</td><td>포항공대</td><td>-</td><td>4</td></tr><tr><td>신공정 및 metrology 연구를 통한 차세대 PCRAM 기술개발 </td><td>연세대</td><td>세종대, 경희대</td><td>4</td></tr><tr><td>10nm급 STT-MRAM의 MTJ 신뢰성 모델링 및 신뢰성 불량에 강인한 회로 기술 연구</td><td>한양대</td><td>-</td><td>2</td></tr><tr><td>Optical interconnection을 이용한 차세대 BEOL기술</td><td>ETRI</td><td>KAIST, 인하대, 연세대, 서울대</td><td>10</td></tr><tr><td>Cu/graphene 적층구조를 이용한 10nm급 BEOL기술개발 </td><td>GIST</td><td>-</td><td>2</td></tr><tr><td>100nsec의 program/erase speed를 갖는 100nm 이하의 초저전력 reconfigurable 반도체소자(Atomicswitch, NEMS소자) 및 소재 원천기술개발 </td><td>포항공대</td><td>-</td><td>2</td></tr><tr><td>20nm급 이하 디자인룰의 DRAM 소자구현을 위한 고유전 박막 원자층 증착법 기술개발</td><td>KIST</td><td>서울대</td><td>2</td></tr><tr><td>차세대 CMOS를 위한 실리콘 기반의 터널링접합 및 이종접합 에피기술 연구 </td><td>연세대</td><td>전북대</td><td>2</td></tr><tr><td>1xnm급 Defect Free EUVL을 위한 마스크 세정공정 및 Pellicle 개발 </td><td>한양대</td><td>-</td><td>2</td></tr><tr><td colspan='3'>총 연구비(정부+민간)</td><td>50</td></tr></tbody></table> < 추진 과제 >
미래 반도체 연구개발 생태계 조성을 위해 연세대에서는 어떤 과제를 풀어야 해