현재 통신분야에서 고속복조 IC 칩에 관한 연구가 활발하다. QPSK 또는 QAM 등의 신호를 고속복조하기위한 심볼동기알고리즘으로 현재 널리 사용되고 있는 방식은 Gardner 알고리듬의 변형된 방식으로 샘플값의 decision된 값을 이용하여 타임밍 에러신호를 발생시키는 방식이다(이하 결정지향 Gardner 알고리듬(Decision-Directed Gardner:DDGardner)). 결정지향 Gardner심볼동기 알고리듬은 일반적인 Gardner알고리듬보다 H/W 구현상 곱셈기 구현이 간단하며 타이밍 검출기의 이득이 크다는 장점이 있는 반면 SNR 환경과 잔류주파수성분 등에 의한 성능변화가 상대적으로 심하다는 단점이 있다. 특히 SNR에 따른 타이밍검출기 이득의 변화는 효과적인 디지털 동기 루프의 설계를 어렵게 한다. 본 논문에서는 DD-Gardner방식의 타이밍 검출기 성능을 고찰한다. 먼저 타이밍 검출기이득을 SNR과 초과대역폭의 함수로 유도하고 모의실험을 통하여 이의 타당성을 보였다. 또한 낮은 SNR과 잔류반송파가 존재하는 환경하에서의 추적성능, 지터성능을 분석하고 일반적인 Gardner 알고리듬과의 비교 평가 하였다.
이 논문은 DD-Gardner방식의 타이밍 검출기 성능을 고찰한다. 타이밍 검출기이득을 SNR과 초과대역폭의 함수로 유도하고 모의실험을 통해 이의 타당성을 보였고, 낮은 SNR과 잔류반송파가 존재하는 환경하에서의 추적성능, 지터성능을 분석하고 일반적인 Gardner 알고리듬과의 비교 평가 했다.