본 논문은 디지털 방식인 CDMA(Code Division Multiple Access)용 휴대폰의 중간 주파수 영역을 처리 하는 IF IC 의 설계에 관한 것이다. 이의 구조는 크게 수신부와 송신부 및 콘트롤부의 세 가지로 구성되어 있으며, 여기에는630KHz LPF, 4.95MHz BPF, 4-bit ADC, 8-bit DAC, Mixer, Clock generator, Power control 등의 회로가 포함되어 있다. 최근 휴대 기기 분야의 시장이 급속도로 성장함에 따라 저 전력 저가격의 제품이 요구되고 있으며, 이를위해 본 칩의 제작에는 전력 소모가 큰 Bipolar 공정 대신 ETRI의 2-poly, 2-metal 0.8 μm CMOS 공정을 사용하였다. 전체 칩의 크기는 5.0 x 4.2 mm2 이며, 칩의 소모 전력은 200mW 이다.
이 논문은 디지털 방식인 CDMA(Code Division Multiple Access)용 휴대폰의 중간 주파수 영역을 처리 하는 IF IC 의 설계에 대한 것이다.