본 논문은 가상화 기술을 이용하여 PSTR에 기반한 고장감내 설계에 관련한 연구이다. 고장감내 PSTR 모델을 가상화 기술에 기반하여 구현하게 되면 프라이머리와 쉐도우 간의 통신성능이 향상되고 각 프라이머리와 쉐도우 내의 동작에 대한 모니터링이 용이하게 된다. 기존의 PSTR 모델은 프라이머리 하드웨어와 쉐도우 하드웨어 구성을 전제로 하여 프라이머리에서 본 임무를 수행하고 쉐도우에서는 프라이머리에서 고장이 발생했을 경우 취해야 할 동작을 준비하게 된다. 쉐도우에서 이러한 동작을 준비하므로 임무에 차질이 없도록 프라이머리는 다시 주 임무를 수행할 수 있게 된다. 본 논문에서는 임베디드 환경에서 고장감내 PSTR 모델을 가상화 기술을 이용하여 구현한다.
본고에서는 임베디드 환경에서 고장감내 PSTR 모델을 가상화 기술을 이용하여 구현한다.